BY: (fforgeadmin)
DATE: 2018-02-02 12:18
 No attachment found
SUBJECT: Puesta a punto del detector Hola,
Esto de la forge es un royo ....
Bueno. El plan era:
PLAN: a la espera de LVs nuevas + FPGA final (te las doy en carnaval). lo prioritario me parece:
===> esta parte está mas o menos la FPGA funcionando y el adaptador del GSI fuera de juego. Tenemos que ir verificando el sincronismo y si necesario adaptar un poco el proceso de reinicio que me da que no va bien.
En relación a la LV. La cosa salio medio rana que uno delos DC-DC esta aun con problemas, pero de momento las otras 12 salidas están funcionando y alimentan T1, T3, T4. Abría que mirar si lo que hicimos realmente funciona. Podeis medir todas las tensiones de todas las MB? en lso puntos que indique hace algún tiempo.
PLAN:- Tratar de identificar porque los planos son inestables. Ahora mismo el T1 tiene explosiones de tasa y el T3 esta permanente con 80kħz. (aquí tenemos que cambia el trigger) Diría que esto puede ser debido a canales defectuosos o con cables partidos, o MBs con falta de tierra. A identificar en los hit maps de Georgy.
===> Esto esta parcialmente hecho pero diría que aun necesita de algo mas de trabajo. Yo lo que haría seria. Repasar todos los cables de entrada de las DBs. Eso se hace en un par de dias. Son probablemente el motivo de la inestabilidad. Rabiamos quedado em que Pazos podría hacer eso, y yo hablaría con el? Pazos hablamos? También aprovecharía para mejorar la masa de las MBs. Podemos hacer un meeting de solo esto?. Esto puede atrasarnos algo pero ganaremos en estabilidad a lo largo del proximo run.
PLAN: - Meter nuestro parámetro de "oro" (la tasa bruta), en algo que nos permita estar encima de ella siempre, nagios? Un MONITOR por favor!!!
===> Nada hecho ..... necesitamos algo para comenzar. La página de Nagios es una pena!!!!. Para verifica si el detector esta bien necesitamos.
Las tasas de las 4 MB, la media de la temperatura en el plano, las corrientes y la presión. Para empezar. Y a mayores el trigger. Nada mas el resto solo confunde.
PLAN: - Eventualmente instalar la fuente del LIP con filtro en todos los planos para verificar que esta tudo ok.
===> esto fue hecho? no tengo feedback?
Entonces tenemos varias tareas:
1- Verificación de la sincronización (puedo ser yo con la ayuda de Marcos). Marcos?
2- Verificación LVs. (????)
3- Consolidación de la FEE. (Pazos?? y yo)
4- Monitor (Quien sabe Nagios?, me vais a obligar a hacer una chapuza con el matlab).
|
Start New Thread
Puesta a punto del detector